فهرست مطالب 1 مقدمه اي بر مبدل هاي تقريب متوالي 2 نحوه عملكرد مبدل هاي تقريب متوالي 3 مزايا و خطاهاي مبدل هاي تقريب متوالي 4 انواع پياده سازي مبدل هاي تقريب متوالي

كاربرد مبدل هاي آنالوگ به ديجيتال تقريب متوالي سيستم هاي مخابراتي GSM-HDTV-WIRELESE شبكه هاي سنسوري بي سيم صفحات لمسي سيستم هاي پايش وضعيت

معماري مبدل آنالوگ به ديجيتال تقريب متوالي مدار نمونه بردار و نمونه نگه دار مدار مقايسه كننده خروجي مدار مبدل ديجيتال به انالوگ با سيگنال نمونه برداري شده مقايسه مي شود . در هر مرحله ولتاژ مرجع VREF به مقداربيت محاسبه شده بستگي دارد. واحد كنترل منطقي SAR مبدل ديجيتال به آنالوگ

سه مد كاري در مبدل SAR با DAC هاي تقريب متوالي مد نمونه برداري از سيگنال ورودي مد نگه داري نمونه سيگنال ورودي چرخه تشخيص بيت الگوريتم جستجوي باينري الگوريتم جستجوي غير باينري

عملكرد مبدل تقريب متوالي(SAR) در مرحله نگه داري نمونه ورودي در مرحله نمونه برداري Vin=0.7 v , Vref=2.4v 1 پالس ساعت S/H

عملكرد مبدل تقريب متوالي(SAR) Vin=0.7 v , Vref=2.4v در سيكل تشخيص بيت 𝐵 𝑜𝑢𝑡 =0100 1 0.9 0.75 0.6 1.2 1 1 1 1 𝑉 𝐷𝐴𝐶 = 𝑉 𝑅𝐸𝐹 𝐵 2 × 2 −2 + 𝐵 1 × 2 −3 = 𝑉 𝑅𝐸𝐹 4 + 𝑉 𝑅𝐸𝐹 8 =0.9 𝑉 𝐷𝐴𝐶 = 𝑉 𝑅𝐸𝐹 𝐵 2 × 2 −2 + 𝐵 0 × 2 −4 = 𝑉 𝑅𝐸𝐹 4 + 𝑉 𝑅𝐸𝐹 16 =0.75 𝑉 𝐷𝐴𝐶 = 𝑉 𝑅𝐸𝐹 𝐵 2 × 2 −2 = 𝑉 𝑅𝐸𝐹 4 =0.6 𝑉 𝐷𝐴𝐶 = 𝑉 𝑅𝐸𝐹 𝐵 3 × 2 −1 = 𝑉 𝑅𝐸𝐹 2 =1.2 Bit3 2 Bit2 3 Bit1 4 Bit0 5 1 N+1 پالس ساعت براي تبديل N بيت پالس ساعت S/H

الگوريتم جستجوي باينري(Binary Search Algorithm) Vin=0.7 v , Vref=2.4v فرض 1 Vin>1.2 2 Vin>0.6 3 Vin>0.9 1 3 Bout=010 2

انواع پياده سازي مبدل هاي از نوع تقريب متوالي انواع پياده سازي مبدل هاي از نوع تقريب متوالي Charge redistribution approaches روش توزيع مجدد بار با شبكه سويچ خازني Voltage scaling روش وزن دهي ولتاژ با شبكه نردباني مقاومتي Current mode پياده سازي SAR با شبكه منبع جرياني sar+DSM SAR+Time-interleaved SAR+FLASH پياده سازي SAR به صورت تلفيقي از ساير مبدل ها

پياده سازي الگوريتم جستجوي باينري در مبدل هاي SAR به روش سويچ خازني در مد نمونه برداري در طول مرحله نمونه برداري صفحات بالايي خازن ها به زمين و صفحات پاييني وصل به vin در پايان مرحله نمونه برداري بار روي خازن ها برابر است با: 𝑄 𝑠𝑎𝑚𝑝𝑙𝑒 =− 𝑉 𝑖𝑛 . 𝐶 𝑡𝑜𝑡𝑎𝑙 =− 𝑉 𝑖𝑛 .16𝐶

سيكل تشخيص بيت پر ارزش(MSB) پياده سازي الگوريتم جستجوي باينري در مبدل هاي آنالوگ به ديجيتال تقريب متوالي سيكل تشخيص بيت پر ارزش(MSB) 𝑄 1000 = 𝑉𝑥− 𝑉 𝑅𝐸𝐹 .8𝐶+𝑉𝑥.8𝐶 طبق اصل بقاي بار 𝑄 1000 = 𝑄 𝑠𝑎𝑚𝑝𝑙𝑒 = 𝑉𝑥− 𝑉 𝑅𝐸𝐹 .8𝐶+𝑉𝑥.8𝐶=− 𝑉 𝑖𝑛 .16𝐶 𝑉𝑥=− 𝑉 𝑖𝑛 + 𝑉 𝑅𝐸𝐹 2

سيكل تشخيص بيت پر ارزش(MSB) : مقايسه پياده سازي الگوريتم جستجوي باينري در مبدل هاي آنالوگ به ديجيتال تقريب متوالي سيكل تشخيص بيت پر ارزش(MSB) : مقايسه MSB Test 𝑉𝑥=− 𝑉 𝑖𝑛 + 𝑉 𝑅𝐸𝐹 2 اگر MSB B𝑖𝑡 =1 ، 𝑉 𝑖𝑛 > 𝑉 𝑅𝐸𝐹 2 ،آنگاه 𝑉𝑥<0 𝐶 4 در وضعيت وصل به 𝑉 𝑅𝐸𝐹 باقي مي ماند. 𝐶 4 به زمين وصل مي شود. اگر MSB B𝑖𝑡 =0 ، 𝑉 𝑖𝑛 < 𝑉 𝑅𝐸𝐹 2 ،آنگاه 𝑉𝑥>0

سيكل تشخيص بيت پر ارزش بعدي(MSB-1) پياده سازي الگوريتم جستجوي باينري در مبدل هاي آنالوگ به ديجيتال تقريب متوالي سيكل تشخيص بيت پر ارزش بعدي(MSB-1) 𝑄 1100 = 𝑉𝑥− 𝑉 𝑅𝐸𝐹 .12𝐶+𝑉𝑥.4𝐶 𝑄 1100 = 𝑄 𝑠𝑎𝑚𝑝𝑙𝑒 = 𝑉𝑥− 𝑉 𝑅𝐸𝐹 .12𝐶+𝑉𝑥.4𝐶=− 𝑉 𝑖𝑛 .16𝐶 𝑉𝑥=− 𝑉 𝑖𝑛 + 3.𝑉 𝑅𝐸𝐹 4

اگر MSB B𝑖𝑡 =1 ، 𝑉 𝑖𝑛 > 3𝑉 𝑅𝐸𝐹 4 ،آنگاه 𝑉𝑥<0 پياده سازي الگوريتم جستجوي باينري در مبدل هاي آنالوگ به ديجيتال تقريب متوالي سيكل تشخيص بيت پر ارزش بعدي(MSB-1) : مقايسه 𝑉𝑥=− 𝑉 𝑖𝑛 + 3.𝑉 𝑅𝐸𝐹 4 (MSB-1) Test اگر MSB B𝑖𝑡 =1 ، 𝑉 𝑖𝑛 > 3𝑉 𝑅𝐸𝐹 4 ،آنگاه 𝑉𝑥<0 𝐶 3 در وضعيت وصل به 𝑉 𝑅𝐸𝐹 باقي مي ماند. 𝐶 3 به زمين وصل مي شود. اگر MSB B𝑖𝑡 =0 ، 𝑉 𝑖𝑛 < 3𝑉 𝑅𝐸𝐹 4 ،آنگاه 𝑉𝑥>0

الگوريتم جستجوي باينري در مبدل هاي آنالوگ به ديجيتال تقريب متوالي 𝐵𝑜𝑢𝑡=1001

پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي مزاياي پياده سازي تفاضلي :حذف آفست-حذف مد مشترك-حذف هارمونيك ها

پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي DAC خازني تفاضلي – مبدل SAR سه بيتي:مد نمونه برداري فرض:

پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي سيكل تشخيص بيت پر ارزش(MSB) bit2=1 bit2=0

پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي سيكل تشخيص بيت پر ارزش بعدي(MSB-1) فرض:MSB=bit2=1

پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي همين روند براي تشخيص ساير بيت ها ادامه دارد...

پياده سازي مبدل تقريب متوالي سويچ خازني به صورت تفاضلي

مقايسه مبدل آنالوگ به ديجيتال از نوع SAR با ساير مبدل ها Architecture Latency Speed Resolution Area and powerconsumption Flash Low Very high High Ramping Very slow Sigma-delta Slow-medium Medium Pipeline Low-medium SAR Medium-high

قسمت هاي مختلف بخش ديجيتالي SAR شمارنده قسمت هاي ديجيتالي SAR ثبات بيت ثبات داده

قسمت هاي مختلف بخش ديجيتالي SAR

محدوديت هاي حداكثر فركانس كار مبدل هاي آنالوگ به ديجيتالSAR : تاخير ناشي از مدار نمونه بردار و نمونه نكه دار زمان مورد نياز براي انجام عمل مقايسه بين نمونه ورودي و نمونه خروجي DAC تاخير در ثبات ها(رجيسترها) زمان نشست مبدل ديجيتال به آنالوگDAC 1 2 3 محدوديت هاي حداكثر فركانس كار مبدل هاي آنالوگ به ديجيتال از نوع تقريب متوالي با فاكتور هاي زير محدود مي شود 4

معايب مبدل هاي از نوع تقريب متوالي نياز به چندين پالس ساعت براي جستجوي باينري براي تبديل هر نمونه ورودي 1 نياز به فضاي زياد براي جانمايي خازن ها در مبدل هايSAR با DAC سويچ خازني 2 محدوديت نرخ نمونه برداري تا حد MS/s 3 محدوديت خطي بودن تا 12 بيت به دليل محدوديت تطبيق المان ها 4

دقت مبدل هاي SAR با بلوك هاي اصلي آن محدود مي شود در مدارS/H: دقت با نويز سويچ ها،تزريق بار، clock feed throughجيتر ،زمان نشست در مدارDAC: عدم همساني خازن ها يا ساير المان هاي DAC در مدارمقايسه كننده: ولتاژ افست ورودي مقايسه كننده( تاثير چنداني بردقت ندارد)

مزاياي مبدل هاي آنالوگ به ديجيتال SAR: 1 ساختار ساده و اندازه مناسب مصرف توان كم 2 نياز به يك مقايسه گر 3 ايمن در برابر نويز مد شترك 4 دقت نسبتا بالا-رزولوشن متوسط 5 عدم نياز به كلاك پالس هاي با فركانس بسيار زياد 6 عدم نياز به تقويت كننده هاي عملياتي با بهره بالا و مصرف كننده توان 7 ايمن در برابر اثرات كانال كوتاه و منابع ولتاژ تغذيه كوچك 8

انواع پياده سازي مبدل آنالوگ به ديجيتال تقريب متوالي براي تعداد بيت هاي بيشتر از 8 بيت رزولوشن خوبي ندارد بدليل عدم تطبيق بين مقاومت ها روش وزن دهي ولتاژ

پياده سازي SAR با DAC منبع جرياني (Current Mode)

انواع پياده سازي مبدل آنالوگ به ديجيتال تقريب متوالي روش سويچ خازني

مبدل SAR با DAC هاي از نوع توزيع مجدد بار(شبكه خازني ) 1- عدم تطبيق خازن ها 2-خطاي Glitch در مبدل هاي كه LSB از MSB جدا شده اند. 3- نياز به فضاي زياد بر روي برد 4-زمان نشست طولاني به دليل وجود خازن هاي بزرگ 5-نويز حرارتي 6-محدوديت كاهش اندازه خازن مبنا بدليل افزايش خطاي عدم تطبيق مزيت مبدل هاي سويچ خازني خود خازن ها به عنوان S/H عمل مي كند تطبيق و Matching بين خازن ها راحت تر از مقاومت هاست.

:SAR A/Dپياده سازي سويچ خازني مبدل دو بيتي : در حالت جستجوي باينري مبدل دو بيتي : در حالت نمونه برداري مبدل دو بيتي : در حالت نگه داري نمونه سويچ Sa وصل به زمين سويچ Sb وصل به Vin سويچ هاي S0 تاSn وصل به Vin در مرحله جستجوي باينري Qsample=QholdVX= -VIN Vx=0 Qsample=4⨯C0⨯VIN Vx=0.5 Vref

:SAR A/Dپياده سازي سويچ خازني

:SAR A/Dپياده سازي سويچ خازني

:SAR A/Dپياده سازي سويچ خازني انشعابي (Splitting Approach) هدف: كاهش توان مصرفي در گذر از حالت 1 به 0 براي يافتن بيت kام: خازن 𝐶 𝑘 به صورت زير در نظر گرفته مي شود 𝐶 𝑘 = 𝐶 0 + 𝐶 1 + 𝐶 2 +……+ 𝐶 𝑘−1 𝐶 2 در اين روش فقط يك خازن سويچ مي شود كه باعث كاهش مصرف توان مي شود. براي تعداد بيت هاي زياد بازدهي خوبي در كاهش مصرف توان دارد .فقط در حالت DOWN مصرف توان را كاهش مي دهد و طراحي ليوان اوت مدار پيچيده است.بخصوص براي رزولوشن هاي بالا خطاهاي خطي بودن بدليل اينتر كانكشن ها زياد شود.و خازن هاي پارازيتيكي بر عملكرد مدار تاثير بگذارد.

:SAR A/D پياده سازي سويچ خازني دو مرحله اي Two-step approach استفاده از دو آرايه خازني جداگانه براي بيت هاي LSB , MSB هدف : كاهش توان مصرفي مبدل SAR چها بيتي با دو آرايه مجزا براي بيت هايLSB,MSB

:SAR A/Dپياده سازي سويچ خازني دومرحله اي (Two-step approach) گام 1:كوانتيزاسيون با گام هاي بزرگ گام 2:كوانتيزاسيون با گام هاي ريز در پياده سازي هاي هاي قبلي و اوليه sar هاي سويچ خازني در تشخيص بيت هاي پر ارزش به خازن هاي بزرگي نياز است و در اين مرحله توان زيادي مصرف مي شود.در روش دو مرحله اي از دو آرايه خازني براي تشخيص بيت هاي پرورش ارزش و كم ارزش استفاده مي شود.براي تعيين بيت هاي پرورش ارزش از خازن هاي كوچكتري استفاده مي شود كه به اين مرحله مرحله كوانتيزاسيون بزرگ مي گويند و مصرف توان در اين مرحله كم است. مقدار خازن هاي بيت هاMSB كوچك انتخاب مي شود

مقايسه سه توپولوژي مبدل تقريب متوالي سويچ خازني نمودار مصرف انرژي براي مبدل 10 بيتي ((a traditional charge redistribution (b) Capacitor splitting approach (c) two-step approach

ترفندهايي براي افزايش سرعت در مبدل هاي SAR Scaling capacitor based approach Time-interleaved approach N در روش اسكيلينگ تنظيم مقدار دقيق cs براي جلوگيري از ايجاد خطا اهميت دارد. Buttheirper- formanceislimitedbytheoffsetmismatch,gainmismatch andsampletimemismatchamongtime-interleavedchannels. Thus,carefullayout,foregroundcalibration,digitalfiltersor trimmingareusuallyusedtominimizethesemismatches

هدف:كاهش زمان نشت(settling time) 1- مطالعه موردي هدف:كاهش زمان نشت(settling time) تكنيك پيشنهادي: استفاده از سهDAC كوچك(SUB DAC) بجاي يك DAC براي مثال براي يك SAR ، 4 بيتي در اين مقاله يك تكنيك جديدي براي كاهش زمان نشست پيشنهاد شده است كه در آن dac كلي موجود در مبدل هاي تقريب متوالي از سه dac كوچك تشكيل شده است براي 4 بيت. دو بيت پرو ارزش تكليفش با sub dac1 و ساير هاdac براي مشخص كردن ساير بيت ها استفاده مي شوند.

هدف:كاهش سطح مقطع(die) 2- مطالعه موردي هدف:كاهش سطح مقطع(die) تكنيك پيشنهادي: استفاده از روش voltage reference-sharing

تعيين مقدارخازن واحد در شبكه سويچ خازني :SAR A/D نويز حرارتي اولين فاكتور محدود كننده حداقل سايز خازن واحد فرض:مبدل SAR داري DACسويچ خازني با دو شبكهUP,DOWN باشد.در اين صورت مقدار متوسط نويز حرارتي براي اين DAC در محاسبه SNR در نظر گرفته مي شود و به صورت زير محاسبه مي شود: براي يافتن مقدار خازن واحد بايد SNR در شرط زير صدق كند: