אוגרים ומונים – Registers & Counters

Slides:



Advertisements
Similar presentations
תוכנה 1 סמסטר א ' תשע " ב תרגול מס ' 7 * מנשקים, דיאגרמות וביטים * לא בהכרח בסדר הזה.
Advertisements

1 Formal Specifications for Complex Systems (236368) Tutorial #4 Refinement in Z: data refinement; operations refinement; their combinations.
1 זכרון 1 2 Q’ Q זכרון Q’ Q = = 1 קלט פלט קלט פלט 0.
מבוסס על הרצאות של יורם זינגר, האוניברסיטה העברית י"ם
Map-Reduce Input: a collection of scientific articles on different topics, each marked with a field of science –Mathematics, Computer Science, Biology,
מערכות זיכרון – Sequential Logic Combinatorial Circuit מעגל צירופי Storage/Mem יחידה זיכרון עד כה טיפלנו במערכות צירופיות שהינן חסרות " זיכרון " או מצב.
מערכות זיכרון – Sequential Logic
שאלת חזרה בקר ומסלול נתונים – © Yohai Devir 2007 © Dima Elenbogen 2009 Technion - IIT.
מכונת מצבים תרגול מס' 4 Moshe Malka.
Finite State Machines מבוסס על הרצאות של יורם זינגר, האוניברסיטה העברית י"ם יהודה אפק, נתן אינטרטור אוניברסיטת תל אביב.
רקורסיות נושאי השיעור פתרון משוואות רקורסיביות שיטת ההצבה
משטר דינמי המשך – © Dima Elenbogen :55 חידה שכדאי לעבור עליה: 2011/ho/WCFiles/%D7%97%D7%99%D7%93%D7%94%20%D7%A2%D7%9D%20%D7%91%D7%95%D7%A0%D7%95%D7%A1.doc.
מה היום ? - - תרגול לכידת אותות ועיבודם בעזרת ערכת DAQ - חקירת מאפייני אותות כניסה ויציאה.
מבוא להנדסת חשמל מעגל מסדר שני.
Map-Reduce Input: a collection of scientific articles on different topics, each marked with a field of science –Mathematics, Computer Science, Biology,
לוגיקה צירופית יחידות סטנדרטיות מבוסס על הרצאות של יורם זינגר, האוניברסיטה העברית י " ם יהודה אפק, נתן אינטרטור אוניברסיטת תל אביב.
1 Formal Specifications for Complex Systems (236368) Tutorial #5 Refinement in Z: data refinement; operations refinement; their combinations.
מבוא למדעי המחשב תרגול 4 שעת קבלה : יום שני 11:00-12:00 דוא " ל :
1 מבוא למדעי המחשב ביטויים. 2 ביטויים expressions ביטויים (expressions) הינם יצורים תחביריים בעלי טיפוס וערך. הגדרה אינדוקטיבית של ביטויים : קבועים הם.
תרגול מספר 7 אוגרים Registers
מנפה שגיאות - DEBUGGER מבוא למדעי המחשב (234114) רועי מלמד
תהליכים  מהו תהליך ?  מבני הנתונים לניהול תהליכים.  החלפת הקשר.  ניהול תהליכים ע " י מערכת ההפעלה.
נוצר ע " י ד " ר ארקדי שטיינבוק Visual Basic for Application VBA כדוגמה VBA ב - WORD.
Registers and Counters
Registers and Counters
1 Data Structures, CS, TAU, Perfect Hashing בעיה: נתונה קבוצה S של n מפתחות מתחום U השוואה ל- Hash : * טבלה קבועה (Hash רגיל - דינאמי) * רוצים זמן קבוע.
משטר דינמי – © Dima Elenbogen :14. הגדרת cd ו -pd cd - הזמן שעובר בין הרגע שראשון אותות הכניסה יוצא מתחום לוגי עד אשר אות המוצא יוצא מתחום.
1 שלבי ביצוע הוראת מכונה (1) FETCH = קרא הוראה מהזיכרון ע " פ הכתובת שמכיל ה -PC. (2) DECODE = פענח את הפקודה וקרא את האוגרים הנחוצים ( אחד או שניים ).
Markov Decision Processes (MDP) תומר באום Based on ch. 14 in “Probabilistic Robotics” By Thrun et al. ב"הב"ה.
A. Frank File Organization Introduction to Pile File.
COE 202: Digital Logic Design Sequential Circuits Part 4 KFUPM Courtesy of Dr. Ahmad Almulhem.
תרגול 2: ייצוג מספרים - המשך
ECE C03 Lecture 91 Lecture 9 Registers, Counters and Shifters Hai Zhou ECE 303 Advanced Digital Design Spring 2002.
מבוא למעגלים משולבים Copyright UC Berkeley 2001 לוגיקה קומבינטורית מעגלים ספרתים משולבים פרופ ’ יוסי שחם לפי ההרצאות של יאן ראבאי מברקלי.
בקרה תומר באום ב"הב"ה. סוגי בקרה חוג פתוח Open-loop control : אנו מכוונים את הרובוט למצב הבא שהוא אמור להיות בו לפי מודל מסוים, כמו שעשינו בקינמטיקה הפוכה.
שלבי ביצוע הוראת מכונה (1) FETCH = קרא הוראה מהזיכרון ע " פ הכתובת שמכיל ה -PC. (2) DECODE = פענח את הפקודה וקרא את האוגרים הנחוצים ( אחד או שניים ). (3)
שקילות של רשתות חשמליות
1 ׃1998 Morgan Kaufmann Publishers פקודת ה- jump 4 bits 26 bits 2 bits 00 : כתובת קפיצה במילים : כתובת קפיצה בבתים … …
ECE2030 Introduction to Computer Engineering Lecture 15: Registers, Toggle Cells, Counters Prof. Hsien-Hsin Sean Lee School of Electrical and Computer.
Digital Design Lectures 11 & 12 Shift Registers and Counters.
7-6 단일 레지스터에서 Microoperation Multiplexer-Based Transfer  Register 가 서로 다른 시간에 둘 이상의 source 에서 data 를 받을 경우 If (K1=1) then (R0 ←R1) else if (K2=1) then.
Registers and Counters
מבוסס על הרצאות של יורם זינגר, האוניברסיטה העברית י"ם
Digital Electronics.
ECE/CS 352 Digital System Fundamentals© T. Kaminski & C. Kime 1 ECE/CS 352 Digital Systems Fundamentals Fall 2000 Chapter 5 – Part 2 Tom Kaminski & Charles.
SYEN 3330 Digital SystemsJung H. Kim 1 SYEN 3330 Digital Systems Chapter 7 – Part 2.
Modular sequential logic Use latches, flip-flops and combinational logic –Flip-flops usually grouped to form a register Shift registers –n bits {x n …x.
CSE260 Revision Final. MSI a) Implement the following function with 8:1 mux F(A,B,C,D) =∑(0,1,3,4,8,9,15) b) Construct AND, OR and NOT gates using 2:1.
DIGITAL LOGIC CIRCUITS 조수경 DIGITAL LOGIC CIRCUITS.
אביב תשס " ה JCT תיכון תוכנה ד " ר ר ' גלנט / י ' לויאןכל הזכויות שמורות 1 פרק 5 תרשימי מצבים Statecharts למחלקות תגובתיות Reactive Classes הקדמה ודוגמא.
Prof. Hsien-Hsin Sean Lee
INTRODUCTION Overview of Shift Registers
מבוא למדעי המחשב סיבוכיות.
מבוסס על הרצאות של יורם זינגר, האוניברסיטה העברית י"ם
SQL בסיסי – הגדרה אינדוקטיבית
מבנה המחשב ושפות סף תרגול 2.
טרנזיסטור כמתג דו מצבי ממסר - RELAY הפעלה רציפה , PWM
אוגרים ומונים – Registers & Counters
Registers and Counters
ECEN 248: INTRODUCTION TO DIGITAL SYSTEMS DESIGN
סוגי משתנים קרן כליף.
שפת סף וארכיטקטורה של מעבד 8086
ייצוג מספרים יהודה אפק, יוסי מטיאס אוניברסיטת תל אביב
SYEN 3330 Digital Systems Chapter 7 – Part 1 SYEN 3330 Digital Systems.
Switching Theory and Logic Design Chapter 5:
14 Digital Systems.
A B x y A+ B+ z 1 Q X Y Q(t+1) S 1.
Counter Design M R Khandker.
A B x y A+ B+ z 1 Q X Y Q(t+1) S 1.
A x A+ Y 1 A B C A+ B+ C+ TA TB Tc 1.
Presentation transcript:

אוגרים ומונים – Registers & Counters יחידות סטנדרטיות המשמשות לאגירת נתונים, ומורכבות מדלגלגים. הם מחזיקים את המשתנים אשר צריכים להיות זמינים בזמן ריצת תכנית (למשל משתני לולאה). מאפשרים מבחר פעולות: הזזות ימינה, שמאלה, מעגליות טעינה פשוטה ומהירה מנייה מעלה, מטה משמשים כיחידות הזיכרון ברכיבים המהירים ביותר. CPU ALU CU Arithmetic Logic Unit Control Unit חובר בספטמבר 2001

אוגר 4-bit עם טעינה מקבילית שעון משותף יש טעינה כל פעם שהשעון

אוגר 4-bit עם טעינה מקבילית ועם בקרה מימוש בעזרת SRFF LOAD = 0 - אין שינוי ערך LOAD = 1 - טעינה CLEAR = 0 - איפוס אסינכרוני אוגר 4-bit עם טעינה מקבילית ועם בקרה

טעינה מקבילית עם בקרה -מימוש בעזרת DFF

מימוש מעגל סדרתי ע"י אוגרים CP ערך המצב הבא מעגל צירופי יציאות כניסות load = 1 clear = 1 האוגר משמש כ"זוכר מצב" המעגל הצירופי יכול להיות ממומש ע"י: לוגיקה בדידה רכיבים סטנדרטיים (Mux, Decoder, etc.) יחידות זיכרון (ROM) LOAD ו- CLEAR קבועים כך שאין השפעה חיצונית על האוגר

דוגמה טבלת המצבים שני משתני מצב B, A משתנה כניסה X. משתנה יציאה Y. נוכחי הבא יציאה A B X Y 1 2 3 4 5 6 7

מימוש בעזרת אוגר של 4 ביט A D1 B D2 D3 לא בשימוש Y D4 L=1 C=1 X

אוגרי הזזה - Shift Registers יציאה טורית כניסה טורית הזזה שמאלה הזזה ימינה יציאה טורית כניסה טורית הזזה מעגלית שמאלה הזזה מעגלית ימינה שימושים: כפלים/חילוקים פשוטים קודים (לינאריים) לתיקון שגיאות הצפנות...

אוגרי הזזה - מימוש פשוט אוגר הזזה של 4 ביטים: SI CP D Q SO

Serial Shift Register with Parallel Load

Serial Input for RIGHT Shift 0 0 0 1 0 0 0 1 0 0 Serial Input for RIGHT Shift 0 1

Serial Input for LEFT Shift 1 0 1 1 1 0 1 1 1 0 1 1

חיבור טורי ע"י אוגרי הזזה חיבור טורי ע"י אוגרי הזזה הזז מינה SI SO SR-A X FA S OP CP cp Y כניסה חיצונית Z C SI SR-B OP SO D FF Q cp clear זמן החיבור כאורך האוגרים (1+). DFF : שומר את ה- Carry מהשלב הקודם. יש לאפס את ה- DFF לפני תחילת החישוב. חסכון בחומרה. האטה לעומת חיבור מקבילי.

מונים - Counters מעגלים סדרתיים העוברים דרך סדרת מצבים קבועה מראש. שעון או מקור חיצוני גורמים למעבר. דוגמא: מונה 3 סיביות בינאריות 000 111 001 אין כניסות ויציאות מעבר מתבצע כל דופק שעון משמשים בעיקר לבקרת תזמון 110 010 101 011 100

טבלת עירור עבור מונה 3 ביט בינארי מונה 3 ביט – מימוש בעזרת TFF עבור מונים בינאריים טבעי להשתמש ב – TFF היות והפעולה הבסיסית הנה היפוך מצב. טבלת עירור עבור מונה 3 ביט בינארי סדרת מנייה כניסות FF X3 X2 X1 TX3 TX2 TX1 1

באינדוקציה - עבור מונה בינארי בן i סיביות: TX1 = 1 TX2 = X1 TX3 = X1X2 X3 1 X2 X3 X1 1 X2 X1 באינדוקציה - עבור מונה בינארי בן i סיביות: Count Pulse TX3 TX2 TX1 T T T TX3 TX21 TX1 Q Q Q X3 X2 X1 1 O3 O2 O1 נוסחת רקורסיה:

מניה מעלה ומניה מטה Count Down 1 1 Count Down מעברים 1  0 או 0  1 מתבצעים כאשר כל הביטים מימין הנם 00…0 Count Up מעברים 1  0 או 0  1 מתבצעים כאשר כל הביטים מימין הנם 11…1

מניה מעלה/מטה T1 = 1 Ti = Ti-1Qi-1 מניה מעלה: מניה מטה: ביטוי בעזרת נוסחאות רקורסיה T1 = 1 Ti = Ti-1Qi-1 מניה מעלה: Ti = Ti-1Q'i-1 מניה מטה:

Up Counter

Down Counter

Up-Down Counter 00 - המצב נשמר 10 - מניה מעלה 01 - מניה מטה 11 - ???

מונה כללי – דוגמא בעזרת JKFF 000001 010 100 101 110 6 מצבים 3 דלגלגים סדרת מנייה כניסות ה - FF A B C JA KA JB KB JC KC  1 לא מנוצל

מימוש: JA JA = B KA = B KA JB = C KB = 1 JC = B’ KC = 1  1  B A C B 00 01 11 10  1 JA A JA = B KA = B C B 00 01 11 10  1 KA A JB = C KB = 1 JC = B’ KC = 1 C A B C Q’ Q Q’ Q Q’ Q K J K J K J cp 1 1

דיאגרמת מצבים מצב JA JB JC KA KB KC 011 1 111 100 000 000 111 001 110 010 101 100 011 מצב JA JB JC KA KB KC 011 1 111 100 000

מנה (עבור למצב הבינארי הבא) מונים – סיכום Reset - איפוס CP LOAD COUNT פונקציה/ פעולה  אפס 1 אין שינוי  טען כניסות מנה (עבור למצב הבינארי הבא) Load Reset L R Clock Pulse Count CP C הכללה של מניהn modulo נאתחל את המונה בערך X נאפשר מנייה עד ערך X+n-1 הערך X+n-1 יגרום לטעינה מחודשת או לאתחול של המונה

דוגמה: מניה מודולו 6 1 מונה 1 01 2 3 4 5 1 1 מונה 2 L 3 2 1 0 01 2 3 4 5 R 1 מונה 1 Clock 1 CP 3 2 1 0 C L 3 2 1 0 1 R מונה 2 3 4 5 6 7 8 Clock 1 CP 3 2 1 0 C 0 0 1 1 6 01 2 3 4 5 L 3 2 1 0 R מונה 3 (טריק מלוכלך) Clock 1 CP 3 2 1 0 C אין השפעה

ניתוח מונה 2 Load 3 Load 3 M 3 4 5 6 7 8 3 ... S 8 3 4 5 6 7 8 3 ... נאתחל את המונה בערך 3 נאפשר מנייה עד ערך 3+6-1=8 הערך 8 יגרום לטעינה מחודשת של המונה מחזור מנייה 3 .. 8

M 5 6 0 1 ... S 5 6 0 1 ... ניתוח מונה 3 Direct Preset: M0 S0 Master Count-up 5  6 M 5 6 0 1 ... S 5 6 0 1 ... Slave Count-up Ends 5  6