Presentation is loading. Please wait.

Presentation is loading. Please wait.

CPU Benyovszky Máté. Bevezetés Szubjektív témák Horizontális kitekintés – Aktualitások, újdonságok – Nem sok történelem Itt képek - doksiban linkek főleg.

Similar presentations


Presentation on theme: "CPU Benyovszky Máté. Bevezetés Szubjektív témák Horizontális kitekintés – Aktualitások, újdonságok – Nem sok történelem Itt képek - doksiban linkek főleg."— Presentation transcript:

1 CPU Benyovszky Máté

2 Bevezetés Szubjektív témák Horizontális kitekintés – Aktualitások, újdonságok – Nem sok történelem Itt képek - doksiban linkek főleg

3 Tartalom Alapfogalmak Arcitektúrák – Sparc (Sun), Power (IBM), IA-64 (Intel) – X86 (Intel, AMD) Sebesség TOP 500

4 United Units ALU (Arithmetic and Logic Unit) FPU (Floating Point Unit) Registers Control Execution Memory, Cache, IO

5 Simple 2 bit ALU

6 Flynn’s Taxonomy Flynn's taxonomy Single Instruction Multiple Instruction Single Data SISDMISD Multiple Data SIMDMIMD

7 Momentumok Instruction Set (RISC, VLIW, CISC, ZISC) Pipeline OoO Branch Prediction / Specultative Execution Hypervisor (virtual machine monitor) Multithreading

8 Superscalar

9 DEC Alpha

10

11 Sun UltraSPARC IV

12 Sun UltraSPARC Core

13 UltraSPARC T2 layout

14

15 Sun Rock Jonathan kérdez: – Being a professor of the obvious, my first question was - how many pins are on the back? (Answer: nearly 50 on a side, or 2395 pins). Care to guess how many are used for signal (or functionality) vs. power/ground? – Answer... 812 are used for 'signal' (or real work), and 1514 are used for power/ground (the remainder are unconnected).

16

17 ‘n’Roll

18 POWER6

19

20 MCM

21

22 Itanuim 2

23 Itanium 2

24

25 EPIC

26 Tukwila

27 Itanic

28 80

29 Tick-tock

30 Choose your weapon

31

32 HKMG (high-k, metal gate)

33

34

35 K7 / K8 AMD Integer Pipeline Comparison Clock Cycle K7 Architecture K8 Architecture 1FetchFetch 1 2ScanFetch 2 3Align 1Pick 4Align 2Decode 1 5EDECDecode 2 6 IDEQ/Renam e Pack 7SchedulePack/Decode 8AGU/ALUDispatch 9 L1 Address Generation Schedule 10Data CacheAGU/ALU 11Data Cache 1 12Data Cache 2

36 K8 / K10

37 64bit

38 Barcelona

39 Cache

40 K10

41 Spider Platform (790FX)

42

43 SSE5

44 Modular Marketing

45 SoC (System on Chip)

46 Power (Phenom, Penryn)

47 Processing (Phenom, Penryn)

48 Price!

49 286

50 386

51 486

52 Pentium

53

54 TOP 500 2007. június (GFlops) RankSiteComputerProcessorsYearR max R peak 1 DOE/NNSA/LLN L DOE/NNSA/LLN L United States BlueGene/L - eServer Blue Gene Solution BlueGene/L - eServer Blue Gene Solution IBM 1310722005280600367000 2 Oak Ridge National Laboratory Oak Ridge National Laboratory United States Jaguar - Cray XT4/XT3 Jaguar - Cray XT4/XT3 Cray Inc. 230162006101700119350 3 NNSA/Sandia National Laboratories NNSA/Sandia National Laboratories United States Red Storm - Sandia/ Cray Red Storm, Opteron 2.4 GHz dual core Red Storm - Sandia/ Cray Red Storm, Opteron 2.4 GHz dual core Cray Inc. 265442006101400127411 4 IBM Thomas J. Watson Research Center IBM Thomas J. Watson Research Center United States BGW - eServer Blue Gene Solution BGW - eServer Blue Gene Solution IBM 40960200591290114688 5 Stony Brook/BNL, New York Center for Computional Sciences Stony Brook/BNL, New York Center for Computional Sciences United States New York Blue - eServer Blue Gene Solution New York Blue - eServer Blue Gene Solution IBM 36864200782161103219

55

56

57 GFlops @ home


Download ppt "CPU Benyovszky Máté. Bevezetés Szubjektív témák Horizontális kitekintés – Aktualitások, újdonságok – Nem sok történelem Itt képek - doksiban linkek főleg."

Similar presentations


Ads by Google