מבוסס על הרצאות של יורם זינגר, האוניברסיטה העברית י"ם Finite State Machines יהודה אפק, יוסי מטיאס אוניברסיטת תל אביב מבוסס על הרצאות של יורם זינגר, האוניברסיטה העברית י"ם

Finite State Machine (FSM) 00/0 01/0 11/0 10/1 1 =Iקלט (כמקודם) =Oפלט האוטומט פולט 1 אחרי ש"ראה" לפחות 3 1-ים מאז ה- 0 האחרון. פלט מצוייר במצבים Moore FSM

Finite State Machine (FSM) 0/0 קלט (כמקודם) 00 1/0 0/0 01 0/0 0/0 1/0 10 פלט 1/1 11 1/1 האוטומט פולט 1 אחרי ש"ראה" לפחות 3 1-ים מאז ה- 0 האחרון. פלט מצוייר על הקשתות Mealy FSM

טבלת המצבים –Moore הפלט תלוי ב – A & B At Bt I=0 I=1 At+1 Bt+1 Ot 1 00/0 At Bt I=0 I=1 At+1 Bt+1 Ot 1 1 01/0 1 11/0 1 10/1 1 הפלט תלוי ב – A & B

טבלת המצבים - Mealy At Bt X=0 X=1 At+1 Bt+1 Ot 1 הפלט תלוי ב - X

טבלת המצבים – Moore At Bt I=0 I=1 At+1 Bt+1 Ot 1 10 11 01 00 Bt+1 1 10 00/0 01/0 11/0 10/1 1 טבלת המצבים – Moore At Bt I=0 I=1 At+1 Bt+1 Ot 1 AB AB 10 11 01 00 Bt+1 1 10 11 01 00 At+1 1 I

דוגמא - Moore A B כניסה אחת ויציאה אחת 2FF מסוג Data  4 מצבים. I O Q A Q’ O D Q B Q’ At+1= A*I + B * I= I(A+B) Bt+1= A*I כניסה אחת ויציאה אחת 2FF מסוג Data  4 מצבים. O = A*B

דוגמא – Mealy A X Out B כניסה אחת ויציאה אחת D Q A Q’ X Out D Q B Q’ כניסה אחת ויציאה אחת היציאה תלויה ב- QA, QB ו- X. 2FF מסוג Data  4 מצבים.

Moore Vs. Mealy פלט: אוטומט: שיקולים: Moore שקול ל – Mealy (ולהפך) Moore – לא תלוי ב"יציבות" הקלט (מספיק שיהיה קבוע Ts + Th) אך ידרשו FFs נוספים אם דרושה תלות היציאה בקלט. Mealy – פשוט לממוש אם יש תלות של היציאה בקלט אך נדרשת יציבות. Moore שקול ל – Mealy (ולהפך)

נוהל עיצוב הגדר במילים את פעולת המעגל. בנה את טבלת המצבים (אוטומט) צמצם / מצא ייצוג קטן של אוטומט המצבים. קבע משתנים אשר ייצגו את המצבים (בצורה וקטורית). קבע את מספר הדלגלגים והתאם אות לכל דלגלג. בחר בסוג הדלגלג להשתמש בו. קבל טבלאות העירור והיציאות של המעגל מטבלת המצבים. חשב את פונקציות היציאה של המעגל ואת פונקציות הכניסה של FF (בעזרת מפות קרנו או כל שיטה אחרת) צייר הדיאגרמה הלוגית. *

דוגמת תכנון "תקין" "תקין" "שמאלה" "ימינה" מערב "שמאלה" מרכז "ימינה" I Robot "תקין" "תקין" "שמאלה" "ימינה" מערב "שמאלה" מרכז "ימינה" מזרח "תקין" "תקין" "שמאלה" "ימינה" "תקוע" "תקוע"

אוטומט המצבים – תיאור סמלי: מרכז תקין / שמאל תקין / ימין תקין / ימין תקוע / שמאל תקין / שמאל מזרח מערב תקוע / ימין

00 10 01 אוטומט המצבים: תקין : 0 תקוע : 1 "ימין" : 0 "שמאל" : 1 תקין : 0 תקוע : 1 "ימין" : 0 "שמאל" : 1 המצב הנוכחי קלט X המצב הבא פלט Y A B 1 A B 00 0/0 1/0 קלט מרכז 1/1 10 01 1/0 0/0 פלט מזרח מערב 0/1 3 מצבים נזדקק ל – 2FF 2FF יכולים "לזכור" 4 מצבים. מצב שלא משתמשים בו ("11")

טבלת המצבים + מעברים: המצב הנוכחי קלט X המצב הבא פלט Y A B 1

פונקציות יציאה + מצב הבא: מימוש עבור D-FF Bt 1  A(t+1) = B’X’ = (B+X)’ At Xt Bt 1  B(t+1) = A’X At Xt Bt 1  Y(t) = AX’ + BX At Xt

מימוש עבור DFF (שעון מושמט) דיאגרמה לוגית: AX’ X D Q B’X’ A C Q’ y D Q A’X B BX C Q’ מימוש עבור DFF (שעון מושמט)

Where are We Going?? מבנה מחשבים  Arithmetic Single/multicycle Datapaths µProc 60%/yr. (2X/1.5yr) DRAM 9%/yr. (2X/10 yrs) 1 10 100 1000 1980 1981 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998 1999 2000 CPU 1982 Processor-Memory Performance Gap: (grows 50% / year) Performance Time “Moore’s Law” מבנה מחשבים IFetch Dcd Exec Mem WB Pipelining Memory Systems  I/O