فصل چهارم مدارهای ترکیبی.

Slides:



Advertisements
Similar presentations
//HDL Example 4-10 // //Gate-level description of circuit of Fig. 4-2 module analysis (A,B,C,F1,F2); input.
Advertisements

Verilog.
The Verilog Hardware Description Language
Cs 1110 Ch 4-1 Combinational Logic. ° Introduction Logic circuits for digital systems may be: °2°2 combinational sequential OR A combinational circuit.
CPEN Digital System Design
Verilog Intro: Part 1.
Full Adder Section 4.5 Spring, 2014 J.Ou. Schedule 62/3MondayBinary addition: full adder 72/5WednesdayBinary addition: full adder/four-bit adder L2/6ThursdayLab.
SYEN 3330 Digital SystemsJung H. Kim Chapter SYEN 3330 Digital Systems Chapters 4 – Part3: Verilog – Part 1.
CSE 341 Verilog HDL An Introduction. Hardware Specification Languages Verilog  Similar syntax to C  Commonly used in  Industry (USA & Japan) VHDL 
طراحی مدارهای منطقی نیمسال دوم دانشگاه آزاد اسلامی واحد پرند.
Binary Addition. Binary Addition (1) Binary Addition (2)
Decision Tree.
TDC 311 Digital Logic. Truth Tables  AND  OR  NOT  NAND  NOR  XOR  XNOR.
Lecture No. 14 Combinational Functional Devices svbitec.wordpress.com.
Engineering 100 Section 250 Combinational Logic -- Examples 9/13/2010.
Morgan Kaufmann Publishers
Verilog Intro: Part 2. Procedural Blocks There are two types of procedural blocks in Verilog. – initial for single-pass behavior: initial blocks execute.
Binary Addition CSC 103 September 17, 2007.
XOR and XNOR Logic Gates. XOR Function Output Y is TRUE if input A OR input B are TRUE Exclusively, else it is FALSE. Logic Symbol  Description  Truth.
CORRECTION Last session, I have made a mistake about two digital coding methods. I explained Hamming code as Grey code mistakenly. Here is correct explanation.
ADDERS Half Adders Recall that the basic rules of binary addition are as indicated below in Table 2-9. A circuit known as the half-adder carries out these.
1 Chapter 4 Combinational Logic Logic circuits for digital systems may be combinational or sequential. A combinational circuit consists of input variables,
Combinational Logic. Digital Circuits Introduction Logic circuits for digital systems may be combinational or sequential. A combinational circuit.
Lecture 9 Topics: –Combinational circuits Basic concepts Examples of typical combinational circuits –Half-adder –Full-adder –Ripple-Carry adder –Decoder.
HYDROTHERMAL SYSTEM ECONOMIC DISPATCH. Neglect Network Losses.
طراحی مدارهای منطقی نیمسال دوم دانشگاه آزاد اسلامی واحد پرند.
CPEN Digital System Design
Database Laboratory: Session #4 Akram Shokri. DB-Lab 2 Lab Activity You must already created all tables You have to have inserted proper data in tables.
Half-Adder: A combinational circuit which adds two one-bit binary numbers is called a half-adder. The sum column resembles like an output of the XOR gate.
Universal college of engineering & technology. .By Harsh Patel)
LECTURE VII SECTION 4.12 PART 1 MODELS OF COMBINATIONAL CIRCUITS.
1 KU College of Engineering Elec 204: Digital Systems Design Lecture 10 Multiplexers MUX: –Selects binary information from one of many input lines and.
Digital Logic Structures: Chapter 3 COMP 2610 Dr. James Money COMP
Digital Design Module –II Adders Amit Kumar Assistant Professor SCSE, Galgotias University, Greater Noida.
HDL Model Combinational circuits. module halfadder(s, cout, a, b); input a, b; output s, cout; xor g1(s, a, b); and g2(cout, a, b); endmodule.
Chapter 4 Combinational Logic
Chapter1: Introduction Digital System Designs and Practices Using Verilog HDL and 2008~2010, John Wiley 1-1 Chapter 1: Introduction Prof. Ming-Bo.
© 2009 Pearson Education, Upper Saddle River, NJ All Rights ReservedFloyd, Digital Fundamentals, 10 th ed Digital Logic Design Dr. Oliver Faust.
Lecture No. 14 Combinational Functional Devices. Digital Logic &Design Dr. Waseem Ikram Lecture 14.
مظفر بگ محمدی بهار 94 دانشگاه ایلام
آشنايي با سيستم اعداد.
Introduction to Verilog COE 202 Digital Logic Design Dr. Muhamed Mudawar King Fahd University of Petroleum and Minerals.
Combinational Circuit Design COE 202 Digital Logic Design Dr. Muhamed Mudawar King Fahd University of Petroleum and Minerals.
پنل های خورشیدی ساختار وانواع مختلف. عبارتند از قطعات نیمه رسانا یی که انرژی خورشید را به انرژی الکتریکی تبدیل می کنند. رسانایی این مواد به طور کلی به.
Summary Half-Adder Basic rules of binary addition are performed by a half adder, which has two binary inputs (A and B) and two binary outputs (Carry out.
[c.
Introduction to DIGITAL CIRCUITS MODELING & VERIFICATION using VERILOG [Part-I]
تمرین هفتم بسم الله الرحمن الرحیم درس یادگیری ماشین محمدعلی کیوان راد
SY800 router mode [AD-14-TB ].
فصل دوم جبر بول.
Introduction to Verilog
مدارهای منطقی فصل سوم - خصوصیات توابع سويیچی
ساختمان داده‌ها پیمایش درخت دودویی
داده ها -پیوسته Continuous
دینامیک سیستمهای قدرت مدرس: دکتر مهدی بانژاد
Hardware Descriptive Languages these notes are taken from Mano’s book
معماري کامپيوتر استاد درس: منصور فاتح.
مدار منطقی Logic Circuits
فصل چهارم مدارهای ترکیبی.
مدار منطقی Logic Circuits
با تشکر از جناب آقای مهندس بگ محمدی
فصل ششم مدارهای ترتیبی.
مدار منطقي مظفر بگ محمدي
مدار منطقي مظفر بگ محمدي
مباني كامپيوتر و برنامه سازي Basics of Computer and Programming
مباني كامپيوتر و برنامه سازي Basics of Computer and Programming
Combinational Circuits
The Verilog Hardware Description Language
XOR Function Logic Symbol  Description  Truth Table 
Presentation transcript:

فصل چهارم مدارهای ترکیبی

مدارهای ترکیبی مدار های منطقی ترکیبی (circuits without a memory) 1. Combinational 2. Sequential LOGIC CIRCUITS: مدار های منطقی ترکیبی (circuits without a memory) در این مدار ها مقدار خروجی فقط به مقدار فعلی ورودیها بستگی دارد. مدارهای منطقی ترتیبی (circuits with memory) در این مدار ها مقدار خروجی به مقدار فعلی ورودیها و حالت مدار بستگی دارد. این مدارها از گیتهای منطقی و عناصر ذخیره اطلاعات (حافظه) استفاده می کنند و در فصلهای 5 تا 9 مورد بررسی قرار می گیرند.

مدارهای ترکیبی مهمترین مدارهای ترکیبی: Adders جمع کننده Subtractorsتفریق کننده Comparatorsمقایسه کننده Decodersدیکدر Encodersانکدر Multiplexersتسهیم کننده Available in IC’s as MSI and used as standard cells in complex VLSI (ASIC)

آنالیز منطق ترکیبی

آنالیز منطق ترکیبی

آنالیز منطق ترکیبی INPUTS Inputs Outputs A B C F1 F2 1 OUTPUTS

مدارهای ترکیبی – کد Verilog //Example 4-10 //------------------------------------------ //Gate-level description of combinational circuit module analysis (A,B,C,F1,F2); input A,B,C; output F1,F2; wire T1,T2,T3,F2not,E1,E2,E3; or g1 (T1,A,B,C); and g2 (T2,A,B,C); and g3 (E1,A,B); and g4 (E2,A,C); and g5 (E3,B,C); or g6 (F2,E1,E2,E3); not g7 (F2not,F2); and g8 (T3,T1,F2not); or g9 (F1,T2,T3); endmodule

مدارهای ترکیبی – کد Verilog //Stimulus to analyze the circuit module test_circuit; reg [2:0]D; *input specified with a 3-bit reg vector D: 0 2 wire F1,F2; *outputs analysis circuit(D[2],D[1],D[0],F1,F2); *D[2]=A, D[1]=B, D[0]=C initial begin D = 3'b000; *D is a 3-bit vector initialized to 000 repeat(7) *The repeat loop gives the 7 binary numbers after 000 #10 D = D + 1'b1; *D is incremented by 1 after 10 ns end $monitor ("ABC = %b F1 = %b F2 =%b ",D, F1, F2); *Display truth table endmodule Simulation Log: ABC = 000 F1 = 0 F2 = 0 ABC = 001 F1 = 1 F2 = 0 ABC = 010 F1 = 1 F2 = 0

طراحی مدارات ترکیبی از روی خصوصیات وتعریف مسئله تعداد ورودیها و خروجیها را مشخص کنید. جدول درستی را تشکیل دهید و ارتباط ورودیها و خروجیها را مشخص کنید. با استفاده از جدول کارنا مدار را ساده کنید. دیاگرام منطقی مدار را بکشید و درستی طراحی خود را تحقیق کنید.

طراحی مدارات ترکیبی مثال: مداری با سه ورودی و یک خروجی طراحی کنید بطوریکه مقدار خروجی فقط هنگامیکه مقدار عددی معادل ورودیها کمتر از سه باشد، با 1 برابر باشد. y y z x y z F 1 00 01 11 10 1 x 1 z

جمع کننده دودویی – نیم جمع کننده   A B S C 1

جمع کننده کامل (full adder) Inputs Outputs A B C S Co 1 INPUTS OUTPUTS C

جمع کننده کامل به فرم SOP

پیاده سازی جمع کننده کامل با دو نیم جمع کننده

Full-adder چهار بیتی 3 2 1 i 1 Ci Ai Bi Si Ci+1

Full-adder چهار بیتی – کد verilog //Gate-level hierarchical description of 4-bit adder // Description of half adder (see Fig 4-5b) module halfadder (S,C,x,y); input x,y; output S,C; //Instantiate primitive gates xor (S,x,y); and (C,x,y); endmodule //Description of full adder (see Fig 4-8) module fulladder (S,C,x,y,z); input x,y,z; wire S1,D1,D2; //Outputs of first XOR and two AND gates //Instantiate the halfadder halfadder HA1 (S1,D1,x,y), HA2 (S,D2,S1,z); or g1(C,D2,D1);

Full-adder چهار بیتی – کد verilog //Description of 4-bit adder (see Fig 4-9) module _4bit_adder (S,C4,A,B,C0); input [3:0] A,B; input C0; output [3:0] S; output C4; wire C1,C2,C3; //Intermediate carries //Instantiate the fulladder fulladder FA0 (S[0],C1,A[0],B[0],C0), FA1 (S[1],C2,A[1],B[1],C1), FA2 (S[2],C3,A[2],B[2],C2), FA3 (S[3],C4,A[3],B[3],C3); endmodule