Presentation is loading. Please wait.

Presentation is loading. Please wait.

Struktur CPU CPU mesti: –Mengambil arahan (Fetch instructions) –Mentafsir arahan (Interpret instructions) –Mengambil data (Fetch data) –Memproses data.

Similar presentations


Presentation on theme: "Struktur CPU CPU mesti: –Mengambil arahan (Fetch instructions) –Mentafsir arahan (Interpret instructions) –Mengambil data (Fetch data) –Memproses data."— Presentation transcript:

1 Struktur CPU CPU mesti: –Mengambil arahan (Fetch instructions) –Mentafsir arahan (Interpret instructions) –Mengambil data (Fetch data) –Memproses data (Process data) –Tulis data (Write data)

2 Pendaftar (Registers) CPU mesti mempunyai sedikit ruang kerja (storan sementara) dipanggil pendaftar (registers) Bil dan fungsi berlainan utk rekabentuk pemproses yg berlainan Salah satu perbincangan penting dlm membuat keputusan rekabentuk Aras tertinggi dlm hierarki memori

3 User Visible Registers Kegunaan Am (General purpose) Data Alamat (Address) Kod2 Keadaaan (Condition codes)

4 Pendaftar Kegunaan Am (1) Kemungkinan sememangnya utk kegunaan am Kemungkinan ada had penggunaan Kemungkinan digunakan utk data atau pengalamat Data –Penumpuk (Accumulator) Pengalamat –Segment

5 Pendaftar Kegunaan Am (2) Jadikan ia kegunaan am –Tingkatkan fleksibiliti dan programmer options –Tingkatkan saiz arahan & kekompleksan Make them specialized –Smaller (faster) instructions –Less flexibility

6 Berapa banyak pendaftar GP? Antara 8 - 32 Sedikit = lbh rujukan memori diperlukan Lbh tidak mengurangkan rujukan memori See also RISC

7 Berapa besar? Cukup besar utk memegang alamat penuh Cukup besar utk memegang full word Selalunya tak mustahil utk menggabungkan dua pendaftar data –C programming –Double int a; –Long int a;

8 Pendaftar Kod Keadaan Set2 bit2 individu –Cth. Result of last operation was zero Boleh dibaca (implicitly) oleh pengaturcara –Cth. Jump if zero Tidak boleh (selalunya) diset oleh pengaturcara.

9 Pendaftar Kawalan & Status Program counter (PC) Instruction decoding register Memory address register (MAR) Memory buffer register (MBR) Revision: what do these all do?

10 Program Status Word Set bit-bit Termasuk kod2 keadaan Sign of last result Sifar (Zero) Bawaan (Carry) Sama (Equal) Limpahan (Overflow) Sampukan enable/disable Supervisor

11 Mod Supervisor Memory management I/O supervisor Intel ring zero Kernel mode Memboleh arahan khas dilaksanakan Digunakan oleh OS Pengguna atrucara tidak dibolehkan

12 Pendaftar lain Kemungkinan ada pendaftar yg bertugas : –Process control blocks (see O/S) –Interrupt vectors (see O/S) N.B. Rekabentuk CPU design & rekabentuk OS senantiasa berkait rapat

13 Example Register Organizations

14 Foreground Reading Stallings chapter 11 Manufacturer web sites & specs

15 Kitaran Tak Terus Kemungkinan memerlukan capaian memori utk mengambil operan Pengalamat Tak-terus memerlukan lebih capaian memori Boleh dikatakan sbg additional instruction subcycle

16 Instruction Cycle With Indirect

17 Instruction Cycle State Diagram

18 Aliran Data (Ambilan Arahan) Bergantung kpd rekabentuk CPU Pada amnya: Ambilan (Fetch) –PC mengandungi alamat utk arahan berikutnya –Alamat tersebut disalurkan ke MAR –Alamat ditempat pada bas alamat –Unit kawalan mohon membaca memori –Result ditempatkan pada bas data, salin ke MBR, dan kemudian ke IR –Sementara itu PC ditingkat by 1

19 Aliran Data (Ambilan Data) IR disemak/diperiksa Jika pengalamat tak-terus, kitaran tak-terus dilaksanakan –N bit terkanan dlm MBR dipindahkan ke MAR –Unit kawalan mohon membaca memori –Result (alamat operan) disalurkan ke MBR

20 Data Flow (Fetch Diagram)

21 Data Flow (Indirect Diagram)

22 Aliran Data (Perlaksanaan) Terdiri dari berbagai pola Bergtg kpd arahan yg dilaksanakan Mungkin termasuklah: –Baca/tulis memori (Memory read/write) –Input/output –Peralihan pendaftar (Register transfers) –Operasi2 ALU

23 Aliran Data (Sampukan) Ringkas (Simple) Boleh ramal (Predictable) Nilai PC semasa disimpan utk membolehkan proses disampung selepas sampukan Kandungan dlm PC disalin ke MBR Lokasi memori khas (Cth. Stack pointer) dimuatkan ke MAR MBR ditulis ke memori PC dimuatkan dengan alamat ‘interrupt handling routine’ Arahan berikutnya (yakni arahan pertama dlm ‘interrupt handler’) boleh diambil

24 Data Flow (Interrupt Diagram)

25 Pra-Ambilan (Pre-fetch) Prose ambilan perlu mencapai memori utama Selalunya ketika perlaksanaan, memori utama tidak dicapai Oleh itu ketika ini, arahan berikutnya boleh diambil (yakni ketika perlaksanaan) Ini dikenali sebagai pra-ambilan arahan (instruction prefetch).

26 Adakah prestasi ditingkatkan? tetapi tidak berganda: –Proses ambilan selalunya lbh pendek drpd perlaksanaan Blhkah Pra-Ambilan mengambil lbh drpd 1 arahan? –Sebarang senario jump atau branch, arahan2 dlm pra-ambilan adlh arahan2 yg tidak diperlukan Tambah segmen utk meningkatkan prestasi

27 Execution of a Complete Instruction Begin CPU activated AR <= PC DR <= M(AR) AR <= DR(add) AC <= AC + DR DR <= M(AR) IR<= DR(opcode) Increment PC Decode Inst.. Add Inst.. No Yes No

28 Unit Kawalan Fungsi Unit Kawalan Menerbitkan isyarat2 kawalan & arahan Pilih fungsi yg akan dilaksanakan Penunjuk jalan data melalui unit fungsi yg betul Turutan arahan Kaedah bagaimana arahan dipilih utk perlaksanaan Kawalan pemproses yg mana dipindahkan drpd satu arahan ke arahan yg lain »arahan2 bersyarat dan tak bersyarat

29 Unit Kawalan Tafsiran Arahan (Instruction interpretation) Kaedah ig digunakan utk mengaktifkan isyarat2 kawalan yg menyebabkan unit pemprosesan data melaksanakan arahan Kaedah2 perlaksanaan –Unit kawalan dawai-kekal (Hardwired control unit) –Unit kawalan teraturcara-mikro (Micro-programmed control unit)

30 Unit Kawalan Dawai-Kekal Keperluan isyarat2 kawalan yg unik ditentukan oleh perkara berikut: –Kandungan pembilang kawalan –Kandungan daftar arahan –Kandungan kod2 keadaan dan situasi bendera2

31 Hardwired Control Unit Clock Control step counter Decoder/ Encoder Status flags Condition Codes IR CLK Control signals

32 Unit Kawalan Dawai-Kekal Status bendera2 adalah isyarat2 yg mewakili situasi pelbagai seksyen CPU dan pelbagai talian kawalan disambung kpdnya. Blok decoder/encoder adalah litar gabungan yg menjanakan kawalan keluaran yg diperlukan. Step decoder menyediakan talian isyarat yg berasingan utk setiap step, or time slot. Keluaran drpd instruction decoder terdiri drpd talian berasingan utk setiap arahan mesin.

33 Unit Kawalan Dawai-Kekal Kebaikan & Keburukan –Meminimum bilangan komponen yg diguna –Memaksimakan kelajuan operasi –Perubahan pelakuan hanya boleh dilaksanakan melalui merekabentuk semula secara fizikal.


Download ppt "Struktur CPU CPU mesti: –Mengambil arahan (Fetch instructions) –Mentafsir arahan (Interpret instructions) –Mengambil data (Fetch data) –Memproses data."

Similar presentations


Ads by Google