Presentation is loading. Please wait.

Presentation is loading. Please wait.

EE141 1 Logica a rapporto. EE141 2 Logica a rapporto V DD V SS PDN In 1 2 3 F R L resistivo V DD V SS In 1 2 3 F V DD V SS PDN In 1 2 3 F V SS PDN carico.

Similar presentations


Presentation on theme: "EE141 1 Logica a rapporto. EE141 2 Logica a rapporto V DD V SS PDN In 1 2 3 F R L resistivo V DD V SS In 1 2 3 F V DD V SS PDN In 1 2 3 F V SS PDN carico."— Presentation transcript:

1 EE141 1 Logica a rapporto

2 EE141 2 Logica a rapporto V DD V SS PDN In F R L resistivo V DD V SS In F V DD V SS PDN In F V SS PDN carico carico a svuotamento PMOS di carico (a) Carico resistivo(b) carico a svuotamento(c) pseudo-NMOS V T < 0 Obiettivo: ridurre il numero di dispositivi rispetto alla logica CMOS complementare

3 EE141 3 Logica a rapporto V DD V SS PDN In F R L resistivo Carico N transistor + 1 carico V OH = V DD V OL = R PN R + R L Caratteristica asimmetrica Consumo statico t pL = 0.69 R L C L

4 EE141 4 Carico attivo

5 EE141 5 Porta pseudo-NMOS

6 EE141 6 VTC di un invertitore pseudo- NMOS V in [V] V o u t W/L p = 4 W/L p = 2 W/L p = 1 W/L p = 0.25 W/L p = 0.5

7 EE141 7 Logica a Pass-Transistor

8 EE141 8 Logica a Pass-Transistor Ingressi Rete di Interruttori Uscita A B B B N transistor Consumo statico nullo

9 EE141 9 Esempio: porta AND

10 EE Circuito a NMOS Time [ns] V o l t a g e [V] x Out In

11 EE Interruttore a NMOS A =2.5 V B C =2.5 V C L A =2.5 V C =2.5 V B M 2 M 1 M n La caduta di tensione V tn provoca consumo statico di potenza V B non arriva mai a 2.5V, ma a 2.5V - V tn Il transistor NMOS ha una tensione di soglia maggiore del PMOS a causa dell’effetto body

12 EE Circuito logico a NMOS: Dispositivo Level Restorer M 2 M 1 M n M r Out A B V DD V Level Restorer X vantaggio: Escursione piena Il level restorer aggiunge una capacità parassita al nodo X Il circuito diventa a rapporto

13 EE Dimensionamento del Level Restorer W/L r =1.0/0.25 W/L r =1.25/0.25 W/L r =1.50/0.25 W/L r =1.75/0.25 V o l t a g e [V] Time [ps] 3.0 Limite superiore alla larghezza del PMOS La rete di pass-transistor può avere anche molti MOSFET in serie

14 EE Gate (o porta) di trasmissione A B C C A B C C B C L C = 0 V A =2.5 V C =2.5 V

15 EE Resistenza di una gate di trasmissione

16 EE Multiplexer a Pass-Transistor GND V DD In 1 In 2 SS S S

17 EE Porta XOR a gate di transmissione A B F B A B B M1 M2 M3/M4

18 EE Ritardo di una catena di gate di trasmissione C R eq R CC R C In m (c)

19 EE Ottimizzazione del tempo di ritardo Ritardo di una catena RC Ritardo di una catena RC con buffer


Download ppt "EE141 1 Logica a rapporto. EE141 2 Logica a rapporto V DD V SS PDN In 1 2 3 F R L resistivo V DD V SS In 1 2 3 F V DD V SS PDN In 1 2 3 F V SS PDN carico."

Similar presentations


Ads by Google